Em relação à arquitetura RISC, qual afirmação está CORRETA?

Arquiteturas RISC (Reduced Instruction Set Computer) são projetadas para executar instruções simples, tipicamente em poucos ciclos (muitas vezes 1 ciclo por instrução, idealmente), com formato de instrução mais regular, favorecendo alta taxa de execução.

Analisando as alternativas:

• a) Apresenta poucos registradores. Incorreta. RISC tende a ter muitos registradores (grande conjunto de registradores) para reduzir acessos à memória.

• b) Consome vários pulsos de Clock de processamento. Incorreta. Essa característica é mais associada a CISC (instruções mais complexas podendo demandar mais ciclos). RISC busca instruções simples e rápidas.

• c) Utiliza muito pipeline. Correta. A simplicidade e regularidade das instruções RISC facilita e incentiva o uso de pipeline (sobreposição das etapas de busca, decodificação, execução etc.), aumentando o throughput.

• d) Instruções RISC são executadas pelo microcódigo. Incorreta. A execução por microcódigo é mais típica de CISC; em RISC, em geral, há mais controle cabeado (hardwired) e instruções mais diretas.

• e) Tem pelo menos quatro fases de processamento de instruções. Incorreta/indeterminada como “regra”. Embora pipelines clássicos RISC frequentemente tenham estágios (ex.: 5 estágios: IF, ID, EX, MEM, WB), não é uma exigência mínima universal (nem “pelo menos quatro” como característica definidora).